ВВЕДЕНИЕ
Разработка и изучение любой системы сводится к созданию её модели. Перед изготовлением каждого устройства разрабатывается его модель. Распространению математических моделей различных объектов и процессов во многом способствовали достижения математики. Математические модели представляют собой формализованное представление системы с помощью абстрактного языка. Математические соотношения отражают процесс функционирования системы. Для составления математических моделей возможно использовать любые математические средства - алгебраическое, дифференциальное, интегральное исчисления, теорию множеств, теорию алгоритмов и т.д.
В результате разработки методологии имитационного моделирования на ЭВМ, моделирование поднялось на новый уровень. В настоящее время трудно найти область человеческой деятельности, где бы ни применялось моделирование. Динамика функционирования разных по физической природе систем с однотипными зависимостями позволяет моделировать их на ЭВМ. При анализе действующих систем с помощью моделирования определяются границы работоспособности системы, выполняется имитация экспериментальных условий, которые могут возникнуть в процессе функционирования системы. Искусственное создание таких условий на действительной системе затруднено и может привести к катастрофическим последствиям.
Выбор вида модели определяется особенностями изучаемой системы и целями моделирования. Математические модели подразделяются на аналитические, численные и имитационные.
Аналитической моделью является формализованное описание системы, которое позволяет получить решение уравнений в явном виде, используя известный математический аппарат. Численная модель характеризуется зависимостью такого вида, которая допускает только частные решения для конкретных начальных условий и количественных параметров моделей. Имитационная модель представляет собой совокупность описания системы и внешних воздействий, алгоритмов функционирования системы или правил изменения состояния системы под влиянием внешних и внутренних воздействий. Эти алгоритмы и правила не дают возможности использования имеющихся математических методов аналитического и числен-
-4-
ного решения, но позволяют имитировать процесс функционирования системы и производить вычисления интересующих характеристик. Имитационные модели могут быть созданы для гораздо более широкого класса объектов и процессов, чем аналитические и численные. Средствами формализованного описания имитационных моделей служат универсальные и специальные алгоритмические языки, поскольку для реализации имитационных моделей используются вычислительные системы.
Объектами моделирования, как правило, выступают технически сложные и дорогостоящие системы, в частотности объекты микроэлектроники. Математическое и имитационное моделирование таких устройств является несомненно важной задачей, поскольку без создания новых моделей невозможно дальнейшее развитие новой элементной базы. Моделирование позволяет на начальном этапе заложить необходимые характеристики и существенно повысить качество экспериментальных образцов.
В своем докладе по теме "Состояние и перспективы развития полупроводниковой электроники в России" лауреат Нобелевской премии Ж.И. Алферов [50] отметил: «...Электроника- самая динамичная отрасль экономики в мире и для большинства стран является стратегической отраслью. Один доллар, вложенный в электронику, дает 100 долларов в конечном продукте. Уровень рентабельности электронной промышленности - 40 процентов. Среднемировой срок окупаемости вложений в электронику - 2-3 года. Одно рабочее место в электронике дает четыре в других отраслях. Один килограмм изделий микроэлектроники по стоимости эквивалентен стоимости ПО тонн нефти». «...В микропроцессах стоимость одного мегагерца в 1970 году - 7 тысяч 600 долларов и 16 центов в 2000. Скорость передачи, стоимость посылки в гигабитах в секунду это 150 тысяч долларов в 1970 году и 12 центов нынче. Материалы для производства полупроводников - 20 миллиардов долларов, полупроводниковое производственное оборудование - 30 миллиардов, полупроводниковые компоненты - 205 миллиардов долларов. Электронное оборудование - более триллиона и отрасли промышленности, связанные с электроникой, - 15 триллионов...»
Небывалое снижение цены производимой продукции в сочетании с увеличением её потребления и стало движущей силой развития всей полупроводниковой
-5-
промышленности. Как красноречиво заметил один из основателей корпорации Intel, доктор Гордон Е. Мур (Gordon Moore): «Если бы автомобилестроение эволюционировало со скоростью полупроводниковой промышленности, то сегодня «Ролле Ройс» стоил бы 3 доллара, мог бы проехать полмиллиона миль на одном галлоне бензина, и было бы дешевле его выбросить, чем платить за парковку» [30].
Динамично развивается и мировой рынок матричных интегральных схем. К таким схемам можно отнести два основных типа: матричные коммутационные схемы (ведущий производитель Zarlink Semiconductor) и программируемые логические интегральные схемы (ПЛИС), основанные на развитии концепции программируемых матриц логики.
Активное развитие цифровых систем обработки информации приводит к возникновению острой потребности в специализированных интегральных схемах, что диктуется необходимостью снижать стоимость изготавливаемых узлов, не проигрывая при этом в функциональности и спектре решаемых задач.
Матричные коммутационные схемы находят широкое применение в цифровых системах сбора и обработки данных, в коммутационных средствах параллельного обмена информацией в измерительных системах, где необходима коммутация массивов данных.
Динамика развития рынка матричных интегральных схем по оценкам всемирной организации по учету сбыта полупроводников World Semiconductor Trade Statistics приведена на рис. 1.
* '¦¦¦ ..
i/t
is- i j
n
i
•¦"¦ «Л LI
2002 2003 2004 2005 2006
ШагричныеКС НПЛИС
Рис. 1 Динамика развития рынка матричных интегральных схем (в млрд. долларов) по оценкам World Semiconductor Trade Statistics
-6-
ПЛИС также находят широкое применение в цифровых системах обработки информации для получения нестандартного набора схем, реализующих требуемые булевы функции. Несмотря на то, что оба типа матричных схем предназначены для выполнения разных функциональных задач, они имеют сходную структуру - матричный способ соединения элементов ячеек, и возможность репрограммирования ячеек матрицы.
Задачи цифровой обработки сигналов имеют поточный характер обработки больших объемов данных в реальном режиме времени и требуют от технических средств высокой производительности и обеспечения возможности интенсивного обмена с внешними устройствами. Поэтому в цифровых системах обработки сигналов актуальна задача многократного выполнения разнообразных логических операций над массивами данных с их коммутацией между процессорами. Такая задача, например, на базе семейств микропроцессоров TMS320Cxx фирмы Texas Instruments решается тем, что процессоры связаны матричным коммутатором, а логические операции производятся в дополнительных логических блоках. Это ведет к увеличению количества корпусов интегральных схем (ИС), и как следствие к усложнению монтажа, снижению надежности системы и ее быстродействия.
В цифровых системах обработки данных все более актуальной становится задача динамического реконфигурирования системы, когда в процессе работы системе необходима автоматическая высокоскоростная реконфигурация наборов реализуемых схем программируемой логики. Поэтому требуется дальнейшее снижение времени динамического реконфигурирования существующих ПЛИС (ведущие производители Xilinx, Altera, Actel, Lattice).
Современное развитие микроэлектроники это не только совершенствование технологий производства интегральных схем, но и развитие их математического описания. Поэтому необходимо дальнейшее совершенствование известных, и разработка новых математических моделей, описывающих логическую структуру матричных коммутационных схем и программируемых матриц логики. Поэтому тема диссертации является актуальной.
Объектом исследования диссертационной работы является матричный коммутатор с параллельной настройкой каналов связи, а также ПЛИС, основанные на концепции программируемых матриц логики (ПМЛ).
-7-
Предметом исследования являются:
• математические и информационно-логические модели, позволяющие выполнять основные логические операции над п потоками и их коммутацию;
• алгоритмы параллельного выполнения логических операций при коммутации потоков;
• алгоритмы высокоскоростного динамического реконфигурирования программируемой матричной логики.
• логическая структура матричного коммутатора с программируемой логикой.
Целью работы является разработка математических и информационно-логических моделей, алгоритмов работы и разработка на их основе структуры матричного коммутатора с программируемой логикой.
Для достижения поставленной цели сформулированы следующие задачи:
1) анализ известных алгоритмов, математических моделей, схемотехнических решений матричных коммутационных схем и репрограммируемых матриц логики;
2) разработка математических моделей, описывающих логическую структуру матричного коммутатора с программируемой логикой (МКПЛ);
3) разработка информационно-логических моделей, описывающих процессы настройки и режимы работы матричного коммутатора с программируемой логикой;
4) разработка алгоритмов работы МКПЛ;
5) проведение экспериментальных исследований, с целью проверки полученных математических моделей, алгоритмов и логической структуры МКПЛ.
6) разработка имитационой модели МКПЛ как системы массового обслуживания.
7) разработка логической структуры МКПЛ, на основе полученных математических информационно-логических моделей;
Методы исследований. Исследования, проводимые в работе, базируются на методах математического и имитационного моделирования, теории булевых функций и теории телетрафика.
Научная новизна работы. В диссертации разработаны и вынесены на защи-
-8-
ту следующие основные положения:
• математическая модель, описывающая логическую структуру матричного коммутатора с программируемой логикой, отличающаяся от известной тем, что в нее дополнительно введены системы выходных переключательных функций, описывающие логическую структуру узлов выделения команды, переключателей вертикальных шин и местного устройства управления;
• информационно-логическая модель, описывающая процессы настройки матричного коммутатора с программируемой логикой, отличающаяся от известной тем, что в нее дополнительно введены функции, описывающие процесс программирования МКПЛ на выполнение логических операций;
• информационно-логическая модель, описывающая работу МКПЛ в различных режимах, отличающаяся от известной тем, что в нее дополнительно введены функции, описывающие процессы параллельного выполнения логических операций над коммутируемыми потоками;
• алгоритмы параллельного выполнения логических операций над коммутируемыми потоками с использованием одной и двух внутренних шин коммутатора, отличающиеся тем, что в них введены процедуры поразрядной конъюнкции с использованием свойств промежуточных шин, с целью исполнения простейших логических операций;
• алгоритм программирования матричного коммутатора, отличающийся тем, что в него введены процедуры последовательного выделения и фиксации трех разрядов кода логической команды с целью инверсии над входными переменными, распараллеливания входных переменных, и инверсии результатов операций;
Практическая ценность работы. Разработанные в диссертации математические, информационно-логические модели и алгоритмы, и полученная на их основе структура матричного коммутатора с программируемой логикой ориентированы на аппаратную реализацию в виде специализированной интегральной схемы:
• матричного коммутатора;
• ПМЛ с высокоскоростной динамической реконфигурацией, реализующей схемы комбинационной логики.
Использование разработанных алгоритмов и логической структуры в качестве интегральной схемы матричного коммутатора в системах цифровой обработки
-9-
сигналов позволит уменьшить в этих системах в 2-5 раз число логических блоков. При использовании в качестве интегральной схемы ПМЛ, разработанные алгоритмы позволяют уменьшить время реконфигурирования ИС в 2-3 раза, что приводит к увеличению надежности системы, к упрощению ее монтажа на печатной плате, повышению быстродействия.
Создана имитационная модель матричного коммутатора с программируемой логикой в среде моделирования GPSS (General Purpose Simulation System) для ОС Windows - GPSS World v.4.3.5, которая зарегистрирована в Федеральном институте промышленной собственности РФ (свидетельство об официальной регистрации программ для ЭВМ ФИПС №2005611003 от 25 апреля 2005г; заявитель и патентообладатель Астраханский государственный университет).
На разработанную логическую структуру матричного коммутатора с программируемой логикой получено патент РФ на изобретение:
• Патент 2251792 Российская Федерация, МПК7 Н 03 К 17/04. Матричный коммутатор с программируемой логикой; заявитель и патентообладатель Астра- ханский государственный технический университет. - №2003113569/09 (014402); заявл. 08.05.2003; опубл. 10.05.05 г. Бюл. № 13.
Работа выполнена в соответствии:
• с госбюджетной научно-исследовательской работой Астраханского государственного технического университета № ГР 0120.0 406700 «Анализ и синтез элементов и устройств телекоммуникационных, информационно-измерительных систем и систем управления»;
. с госбюджетной научно-исследовательской работой Астраханского государственного университета «Интеллектуальные системы автоматизированного проектирования и управления»;
Предложенные модели, алгоритмы и структура матричного коммутатора приняты к внедрению в ЗАО «Астраханьспецавтоматика».
Апробация работы. Основные результаты работы докладывались и обсуждались на V Всероссийской научной конференции с международным участием мо- лодых ученых и аспирантов «Новые информационные технологии» (Таганрог, 2002г); на конференции по связи и управлению In the IEEE-Siberian Conference on Control and Communications (SIBCON-2003) (Томск, 2003г.); на научно-технических
-10-
конференциях профессорско-преподавательского состава Астраханского государственного технического университета (Астрахань, 2002, 2003, 2004); на Международной научно-практической конференции «Качество науки - качество жизни» (Тамбов, 2005г).
Публикации. По теме диссертации опубликовано 9 печатных работ.
Структура и объем работы. Диссертация содержит введение, 4 главы, заключение, список литературы, приложение. Основное содержание работы изложено на 180 страницах, включая приложение, библиографический список из 120 наименований, 20 таблиц и 50 рисунков.
В первой главе выполнен обзор известных, репрограммируемых матриц логики. Рассмотрены известные подходы к синтезу схем программируемых логических матриц (ПЛМ) и программируемых матриц логики (ПМЛ). Проведен патентный анализ существующих матричных коммутаторов, которые использованы для достижения поставленных в диссертации целей. По результатам анализа (более 30 патентов) за десять лет по четырем ведущим странам мира (СССР-Россия, США, Япония, Евросоюз) сделан вывод о том, что:
1. Не известны алгоритмы параллельного выполнения логических операций при коммутации массивов данных.
2. Известный алгоритм работы и логическая структура матричного коммутатора с параллельной настройкой каналов могут служить основой для решения задач диссертационного исследования.
Во второй главе разработаны математические и информационно-логические модели, алгоритмы работы МКПЛ. Получены следующие результаты:
• математическая модель, описывающая логическую структуру матричного коммутатора с программируемой логикой;
• информационно-логическая модель, описывающая процессы настройки матричного коммутатора с программируемой логикой;
• информационно-логическая модель, описывающая работу матричного коммутатора с программируемой логикой в различных режимах.
Разработанные математические, информационно-логические модели, позволяют выполнять параллельно основные логические операции над п потоками и их коммутацию.
-11-
На основании полученных математических и информационно-логических моделей предложены алгоритмы:
• алгоритм программирования МКПЛ на выполнение логических операций;
• алгоритмы параллельного выполнения логических операций над коммутируемыми потоками с использованием одной и двух промежуточных шин.
Разработанные алгоритмы позволяют использовать МКПЛ:
• как коммутатор, что ведет к уменьшению в системе числа корпусов логических блоков, за счет интеграции их функций в матричный коммутатор;
• как ПМЛ с динамической реконфигурацией, что ведет к снижению времени ее настройки.
В третьей главе на основе полученных математических моделей, разработана логическая структура и функциональные схемы матричного коммутатора с программируемой логикой.
Разработанное устройство позволяет выполнять параллельно логические операции над коммутируемыми потоками, что приводит к уменьшению в системе числа корпусов логических блоков, за счет интеграции их функций в матричный коммутатор.
В четвертой главе проведены экспериментальные исследования, направленные на подтверждение теоретических результатов, полученных в предыдущих главах, с помощью системы моделирования "Electronics Workbench", (версий 5.12 и 6.2 «Multisim-2001»).
1. Проверена истинность перехода от математических моделей к функциональным блокам МКПЛ.
2. Экспериментально проверена достоверность полученных математических, информационно-логических моделей и алгоритмов.
3. Создана имитационная модель процесса обслуживания МКПЛ в системе GPSS (для ОС Windows - GPSS World v.4.3.5)
В заключении формулируются основные результаты и выделяются возможные направления дальнейших исследований.
Отдельные благодарности. Особая благодарность доктору технических наук, профессору Петровой Ирине Юрьевне за ряд ценных замечаний по диссертации.
-12-1. ОБЗОР ЛИТЕРАТУРНЫХ ИСТОЧНИКОВ
1.1. Обзор программируемых логических схем
В любой цифровой системе обработки информации наряду со стандартными схемами присутствуют некоторые нестандартные части специфичные для данной разработки (схемы управления блоками, обеспечения их взаимодействия и другие). Применение микросхем малого и среднего уровней интеграции для реализации данных схем сопровождается резким ростом числа корпусов ИС, усложнением монтажа, снижением надежности системы и ее быстродействия. С другой стороны, заказ интегральных схем высокого уровня интеграции для реализации произвольной логики, становится не выгодным. Высокая стоимость проектирования оказывается в данном случае неприемлемой, поскольку не раскладывается на большое число производимых микросхем.
Решение этой проблемы было найдено и воплощено в виде разработки БИС/СБИС с программируемой и репрограммируемой структурой.
Такой подход дает целый ряд преимуществ: выигрыш в размерах цифровых схем, ускорение процесса разработки новых конструкций, повышение надежности, уменьшение количества нужных типов стандартных цифровых микросхем, защита от копирования схем.
БИС/СБИС с программируемой и репрограммируемой структурой подразделяются: на программируемые логические матрицы ПЛМ (PLA, Programmable Logic Array), программируемую матричную логику ПМЛ (PAL, Programmable Array Logic) и базовые матричные кристаллы БМК (вентильные матрицы ВМ (GA, Gate Array). В английской терминологии PLA и PAL объединяются также термином -Programmable Logic Devices (PLD).
Дальнейшим развитием БИС/СБИС с программируемой и репрограммируемой структурой стали средства разработки цифровых систем, такие как CPLD (Complex PLD) [28,69,71,78], FPGA (Field Programmable GA) [73,75,84,85,108] и SPGA (System Programmable GA) [60,92].
Как отмечали многие исследователи - Р.И. Грушвицкий, А.Н. Альшевский, Д.А. Кнышев, М.О. Кузелин, П.П. Мальцев, [23, 28, 32 60-62, ] внутренняя архитектура схем ПЛМ (PLA) вытекает из известного положения, согласно которому
-13-
любая функция комбинаторной логики может быть сведена к сумме произведений. Таким образом, ПЛМ реализует дизъюнктивную нормальную форму (ДНФ) воспроизводимых функций. Схема ПЛМ состоит из следующих логических блоков:
• множество входов, каждый из которых оснащен буферным элементом, имеющим одновременно и прямой, и инверсный выходы;
• программируемая матрица логических элементов И с множеством входов, причем на каждый вход каждого логического элемента И может быть подан через повторитель или инвертор любой входной сигнал или его дополнение через программируемое коммутационное поле;
• программируемая матрица логических элементов ИЛИ с множеством входов, каждый из которых может быть подключен через второе программируемое поле к выходу любого вентиля И;
• в случае необходимости несколько выходных буферных схем, размещенных между выходами вентилей ИЛИ и внешними выводами ПЛМ; выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины .
Выходы логических элементов И, исследователь Гелль [20], называет термами произведений, также программируемыми на уровне входов логических элементов ИЛИ, выходы которых подключены к выводам ПЛМ. Именно в элементах ИЛИ осуществляется суммирование окончательных результатов [20].
Основными параметрами ПЛМ (рис. 1.1) являются число входов п, число термов к и число выходов т.
Входной буфер
хп
9—
Программируемая матрица элементов И
Т,
Тк
Программируемая матрица элементов ИЛИ
F,
Выходной буфер
ОЕ
Разрешение выхода
Рис. 1.1. Базовая структура ПЛМ
-14-
Переменные Xj...xn подаются через входные буферы на входы элементов И (конъюнкторов), и в матрице И образуются к термов Т (конъюнкция, связывающая входные переменные, представленные в прямой или инверсной форме). Число формируемых термов равно числу конъюнкторов. Термы подаются далее на входы матрицы ИЛИ, т. е. на входы дизъюнкторов, формирующих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций т.
ПЛМ способна реализовать систему m логических функций от п аргументов, содержащую не более к термов. Воспроизводимые функции являются комбинациями из любого числа термов, формируемых матрицей И. Программированием ПЛМ определяется, какие именно термы будут выработаны, согласно формулам (1.1) и какие комбинации этих термов составят выходные функции (1.2).
— Xt • Х1 • Х2 'Х2...-Хп
*2 ~
Тк — хх -хх -х2
• X
(1.1)
(1.2)
Таким образом, пользователем задается набор входных переменных х( в терме произведения и количество слагаемых (термов произведений) в выходной функции. Однако недостатком ПЛМ является неполное использование их логической мощности при воспроизведении типичных систем переключательных функций, не имеющих больших пересечений друг с другом по одинаковым термам. В таких случаях, как отмечают А. П.Антонов, В.Ф.Мелехин, А.С.Филиппов, В.В. Соловьев, А.Г. Васильев, В.В. Корнеев и другие исследователи [1,29,54] возможность использования выходов любых конъюнкторов любыми дизъюнкторами становится излишним усложнением. Отказ от этой возможности означает отказ от программирования матрицы ИЛИ и приводит к структуре программируемой матричной логике - ПМЛ (PAL). В сравнении с ПЛМ схемы ПМЛ имеют меньшую функциональ-
-15-
ную гибкость, т. к. в них матрица ИЛИ фиксирована, но их изготовление и использование проще. Преимущества ПМЛ особенно проявляются при проектировании несложных устройств.
В ПМЛ (рис. 1.2) выходы первой матрицы элементов И жестко распределены между элементами ИЛИ. В общем случае ПМЛ имеет п входов, m выходов и к = т- J элементов И, поскольку каждый из m элементов ИЛИ соединен с j конъ-юнкторами.
т,
Входной буфер
9—
Программируемая матрица элементов И
Tj
1
Tk
Выходной буфер
Разрешение выхода
Рис. 1.2. Базовая структура ПМЛ
Программирование ПМЛ сводится к определению необходимых термов, согласно формулам (1.1) и определению комбинаций этих термов в пределах каждой выходной функции (1.3).
F2=TJ+1vTJ+2...vT2J
(1.3)
v Г, 1Ч. „ v Г,
где] - количество конъюнкторов, соединенных с одним элементом ИЛИ;
m - количество элементов ИЛИ;
к — количество конъюнкторов.
Подготовка задач к решению на ПМЛ имеет много общего с подходом к решению задач на ПЛМ, но есть и различия. Для ПМЛ важно уменьшить число элементов И для каждого выхода, но если для ПЛМ стремятся искать представление функции с наибольшим числом общих термов, то для ПМЛ это не требуется, поскольку элементы И фиксированы по своим выходам и не могут быть использованы другими выходами (т. е. для других функций).
-16-
Приведенные выше структуры ПЛМ и ПМЛ являются базовыми. Функциональные разновидности данных структур обеспечиваются установкой дополнительных схем:
• схемы программируемым выходным буфером;
• схемы с двунаправленными выводами;
• схемы с памятью;
• ПМЛ с разделяемыми конъюнкторами;
• схемы с программируемой маккроячейкой.
В схемах с программируемым выходным буфером выходные функции могут быть получены в прямом или инверсном виде [60, 66-68, 80-83 ]. В такой схеме (рис. 1.3) выработанные матрицами функции Fl*...Fn* проходят через выходной буфер, разрядные схемы которого выполнены в виде сумматоров по модулю два. Первые входы сумматоров подключены к выходам логической матрицы, вторые
Входной буфер и логические матрицы
Fi
Ucc
R
М2
М2
Рис. 1.3. Схема с программируемым выходным буфером
входы - через плавкую перемычку к «земле». Таким образом, при нетронутых плавких перемычках функции с выхода матриц предаются через буфер без изменений. При прожиге премычки на второй вход сумматора будет подан через резистор от источника питания единичный потенциал. Сложение по модулю два функций F; * с единицей дает инверсию исходной функции. Таким образом, в цепях с целыми перемычками функции проходят через программируемый буфер без изменений, с «проженными» перемычками — функции инвертируются.
Программируемый буфер дает дополнительные возможности для минимизации числа термов в реализуемой системе. В исходной системе можно заменять функции их инверсиями, если это приводит к уменьшению числа термов.
В схемах с двунаправленными выводами [60, 111-114] используются элементы с тремя состояниями выхода. Таким образом, некоторые выводы можно приспо-
-17-
сабливать для работы в качестве входов или выходов в зависимости от программирования перемычек. В такой схеме один из конъюнкторов предназначен для управления элементом с тремя состояниями выхода (рис. 1.4). Выход элемента одновременно связан матрицей И как вход.
Xi
Хп
&
&
&
Вх/Вых
Вых 1
Вых m
Рис. 1.4. Схема с двунаправленным буфером
Существует два основополагающих правила:
• любое сочетание сигнала и его дополнения в терме произведения переводит последний в неизменное состояние логического нуля (на выходе всегда низкий уровень). Это, в частности, имеет место, если все плавкие перемычки целы, например когда ПЛМ еще не программировалась;
• если же все перемычки линии разрушены, соответствующий терм произведения постоянно находится в состоянии логической единицы (на выходе всегда высокий уровень).
В приведенной структуре возможны четыре режима вывода Вх/Вых в зависимости от того, как запрограммированы входы конъюнктора К :
• все перемычки нетронуты. В этом режиме на выходе конъюнктора К будет нуль, буфер имеет третье состояние выхода и вывод функционирует как вход;
• все перемычки пережжены, на выходе конъюнктора единица, буфер активен, вывод работает как выход (его сигналы не используются в матрице И); |
